TR (to be used for al	erwork Reduction Act of 1995.  RANSMITTAL  FORM  all correspondence after initial and the second sec			10/70 03/17 Kun-h	PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 Trademark Office; U.S. DEPARTMENT OF COMMERCE information unless it displays a valid OMB control number. 708,640 17/2004 1-Hong Chen
Amendmen Afte Affi  Extension of Express At Information Certified Co Document( Response of Incomplete Res	ter Final fidavits/declaration(s) of Time Request bandonment Request n Disclosure Statement Copy of Priority		Drawing(s) Licensing-related Papers Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence A Terminal Disclaimer Request for Refund CD, Number of CD(s) rks	on.	After Allowance communication to Technology Center (TC)  Appeal Communication to Board of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)  Proprietary Information  Status Letter Other Enclosure(s) (please Identify below):
Firm or Individual name	Winston Hsu, Reg. I		DF APPLICANT, ATTO 526	RNEY,	OR AGENT
Signature  Date		1/1	112004	ki	
	at this correspondence is b as first class mail in an en- elow.	eing facsir		O or depo	oosited with the United States Postal Service with postal Service with postal Postal Service with postal Postal Service with postal Postal Service with posta

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

APR 0 9 2004 334 APR 0 9 2004 AP

Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
The Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

# FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

Winston Hsu

Name (Print/Type)

Signature

**TOTAL AMOUNT OF PAYMENT** 

(\$)	0.	00
17/		

Complete if Known			
Application Number	10/708,640		
Filing Date	03/17/2004		
First Named Inventor	Kun-Hong Chen		
Examiner Name			
Art Unit			
Attomey Docket No.	ADTP0116USA		

Telephone 886289237350

Date

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)					
Check Credit card Money Other None	3. ADDITIONAL FEES					
Deposit Account:	<u>Large</u> l	Entity				
Deposit Account 50-0801	Fee Code	(\$)	Code	Fee (\$)	Fee Description	Fee Paid
Number	1051	130	2051		Surcharge - late filing fee or oath	
Deposit Account North America International Patent Office	1052	50	2052	25	Surcharge - late provisional filing fee or cover sheet	
The Director is authorized to: (check all that apply)	1053	130	1053	130	Non-English specification	
Charge fee(s) indicated below Credit any overpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
Charge fee(s) indicated below, except for the filing fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
to the above-identified deposit account.	1251	110	2251	55	Extension for reply within first month	0.00
FEE CALCULATION	1252	420	2252			
1. BASIC FILING FEE Large Entity Small Entity	1253	950	2253		Extension for reply within third month	
Fee Fee Fee Fee Description Fee Paid	1254	1,480	2254	740		
Code (\$) Code (\$) 1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402		Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
	1453	1,330	2453	665	Petition to revive - unintentional	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501	1,330	2501	665	Utility issue fee (or reissue)	
Total Claims	1502	480	2502	240	Design issue fee	
Independent	1503	640	2503	320	Plant issue fee	
Claims - 3** = X = X Multiple Dependent	1460	130	1460	130	Petitions to the Commissioner	
	1807	50	1807	7 50	Processing fee under 37 CFR 1.17(q)	
Large Entity   Small Entity   Fee Fee   Fee Fee   Fee Description	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	8021	40	802	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20 1201 86 2201 43 Independent claims in excess of 3	1809	770	2809	9 385	Filing a submission after final rejection (37 CFR 1.129(a))	
1201 86 2201 43 independent claims in excess of 3	1810	770	2810	385		
1204 86 2204 43 ** Reissue independent claims					examined (37 CFR 1.129(b))	
over original patent	1801	770	2801	385	, , , , , , , , , , , , , , , , , , , ,	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application	
SUBTOTAL (2) (\$) 0.00		fee (sp				<u> </u>
**or number previously paid, if greater; For Reissues, see above	*Redu	ıced by	Basic	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	
SUBMITTED BY (Complete (if applicable))						

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Registration No.

(Attorney/Agent)

41,526



PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE


Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092108996	Taiwan R.O.C	04/17/2003		
,				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.







# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 西元 2003 年 04 月 17 日 Application Date

申 請 案 號 : 092108996 Application No.

申請 大: 友達光電股份有限公司 Applicant(s)

局 長 Director General




發文日期: 西元 2003 年 5 月 29 日 Issue Date

發文字號: 09220529170 Serial No.

申請日期:	IPC分類	
申請案號:		

一	
(以上各欄	<sup>曲本局填註)</sup> 發明專利說明書
	薄膜電晶體結構 中 文
發明名稱	开IN-FILM TRANSISTOR  英文
	姓 名 1. 陳坤宏 (中文)
<del></del> :.	姓名 (英文) 1. Chen, Kun-Hong
發明人 (共1人)	國籍 (中英文) 1. 中華民國 TW
	住居所 1. 台北縣淡水鎮新興里二十鄰八十一號八樓 (中 文)
	住居所 1.8F, No. 81, Community 20, Hsin-Hsing Li, Tam-Shui Town, Taipei (英文)
	名稱或 1. 友達光電股份有限公司 姓 名 (中文)
·	名稱或 1. AU Optronics Corp. 姓 名 (英文)
=	國籍 (中英文) 1. 中華民國 TW
申請人(共1人)	住居所 1. 新竹市新竹科學工業園區力行二路一號 (本地址與前向貴局申請者相同) (營業所) (中 文)
	住居所 1. No. 1, Li-Hsin Road 2, Science-Based Industrial Park, Hsin- Chu(營業所) City, Taiwan, R.O.C. 英文)
·	(中文) 1. 李焜耀 (中文) 1. 李焜耀
·	代表人 (英文)
	INVENTIBLE HOSPINATION STATES PROPERTY.




#### 四、中文發明摘要 (發明名稱:薄膜電晶體結構)


本發明係提供一種薄膜電晶體結構,其包含有一基底,一半導體層以及一閘極設於該基底上。其中該半導體層包含有一通道區,二輕摻雜汲極以及二源極/汲極,該閘極係與該等輕摻雜汲極相對稱,且該閘極之二側壁與其相鄰之各該輕摻雜汲極相堆疊,該等輕摻雜汲極與該等源極/汲極間之接面係未與該閘極相堆疊,該等源極/汲極亦未與該閘極相堆疊。

- 五、(一)、本案代表圖為:第四圖(二)、本案代表圖之元件代表符號簡單說明
  - 30 薄膜電晶體
- 32 基底
- 33 半 導 體 層
- 34 通道區
- 38、40 源極/汲極
- 44、46 輕摻雜汲極

#### 六、英文發明摘要 (發明名稱: THIN-FILM TRANSISTOR)

A thin-film transistor includes a substrate, a semiconductor layer and a gate positioned on the substrate. The semiconductor layer has a channel region, two lightly doped drains and two source/drain electrodes. The two lightly doped drains are symmetric to the gate. Either of the gate sides overlaps with portions of the adjacent lightly doped drain. Neither of the junctions





四、中文發明摘要 (發明名稱:薄膜電晶體結構)

48 閘極絕緣層

50 開極

六、英文發明摘要 (發明名稱: THIN-FILM TRANSISTOR)

between the lightly doped drains and the source/drain electrodes overlaps with the gate. Neither of the source/drain electrodes overlaps with the gate.



一、本案已向 國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第	第一項優先權
	,	無	•	
• • • • • • • • • • • • • • • • • • • •			··· - ·	
				. •
二、□主張專利法第二十五	丘條之一第一項優:	先權:		
申請案號:		無		
日期:			· .	
三、主張本案係符合專利法日期:	·第二十條第一項[	]第一款但書或[	□第二款但書規定之期間	
四、□有關微生物已寄存於	◇岡 外・		·	
寄存國家:		無	•	
寄存機構: 寄存日期: 宏存號碼:				
寄存號碼: □有關微生物已寄存於	國內(本局所指定	之寄存機構):		
寄存機構: 寄存日期:		無		*
寄存號碼: □熟習該項技術者易於	·獲得. 不須寄存。			
	13C (4) ( ) // / / / /		•	
	<u> </u>	<del></del>	•	


#### 五、發明說明 (1)


發明所屬之技術領域

本發明係提供一種薄膜電晶體結構。

先前技術

請參考圖一,圖一為習知一薄膜電晶體結構之結構剖面圖及其能帶示意圖,下方之能帶示意圖由左側至右側係分別用來顯示閘極邊緣區域(即圖一上方用虛線圈起的區域)之閘極、閘極絕緣層以及半導體層(主動層)等結







#### 五、發明說明 (2)

構的能帶分布情形。薄膜電晶體包含有一基底 12, 一半導體層 13設於基底 12表面,一閘極絕緣層 24設於半導體層 13表面,以及一閘極 26設於閘極絕緣層 24表面。半導體層 13包含有二輕摻雜汲極 16、18以及二源極/汲極 20、22,對稱設於閘極 26之兩側,而輕摻雜汲極 16與 18之間則定義為一通道區 14。

習知方法於製作薄膜電晶體 10時大多會利用一自動對準製程 (self-alignment process)來形成源極 /汲極 20與 22,亦即於定義關極 26之圖案後,再利用開極 26來作 5一離子佈植遮罩,以於半導體層 13中形成自動對準之源極 /汲極 20與 22環繞於開極 26兩側。雖然利用這種自動對準的方式可以省去一道定義源極 /汲極 20與 22位置之光單,然而卻不容易控制元件之電子特性。舉例來說,利用自動對準製程形成之關極邊緣 (虛線圈起區域)係覆蓋於源極 /汲極 20與輕摻雜汲極 16間的接面位置,或者甚至會覆蓋源極 /汲極 20之部分表面,因此由圖一下方之能帶會覆蓋源極 /汲極 20之部分表面,因此由圖一下方之能帶會可知,由於鄰近開極 26邊緣之源極 /汲極 20的缺陷能管(Et)並不高,使得半導體層 13內的價電子極容易獲得能一個帶 (Ev)躍升至導帶 (Ec),成為自由電子,進而造成薄膜電晶體關閉時之漏電流,影響顯示器之品質。

發明內容





#### 五、發明說明 (3)


因此,本發明之目的即在提供一種薄膜電晶體結構,可以改善漏電流問題。


在本發明之最佳實施例中,該薄膜電晶體結構包含有一基底,一半導體層以及一間極設於該基底上。其中該半導體層包含有一通道區,二輕摻雜汲極以及二源極/汲極,該閘極係與該等輕摻雜汲極相對稱,且該閘極之二側壁與其相鄰之各該輕摻雜汲極相堆疊,該等輕摻雜汲極與該等源極/汲極間之接面係未與該閘極相堆疊,該等源極/汲極亦未與該閘極相堆疊。

由於本發明係使閘極邊緣避開源極/汲極以及源極/汲極與輕摻雜汲極間之接面等具有較低缺陷能階的位置,因此半導體層內的價電子便無法在電晶體關閉時輕易的自價帶躍升至導帶,進而可以改善漏電流等問題。

## 實施方式

請參考圖二至圖四,圖二至圖四為本發明製作一薄 膜電晶體 30之方法示意圖。薄膜電晶體 30係用來作為一 液晶顯示器之畫素開關元件,然而本發明並不限定於 此,薄膜電晶體 30亦可應用於液晶顯示器之其他電路設 計,例如週邊驅動電路 (peripheral driving circuits) 或其他相關電子產品。此外,在本發明之較佳實施例中







#### 五、發明說明 (4)

薄膜電晶體 30係為一 N型薄膜電晶體,然而在本發明之其他實施例中,薄膜電晶體 30亦可為一 P型薄膜電晶體。如圖二所,首先提供一基底 32,例如一玻璃基板,並 後於基底 32表面形成一半導體層 33、例如多晶矽層。然後進行一微影製程,於半導體層 30之源極與汲極的企置層 36,用來定義薄膜電晶體 30之源極與汲極的企置層 36,用來作為源極 /汲極之 N+掺雜區 38與40。為了避免植入之離子破壞半導體層 33表面的晶格結構,本發明可於進行離 2 被 2 前,先於半導體層 33表面覆蓋一犧牲層 (未顯示),例如於半導體層 33表面沉積一氧化層或形成一熱氧化層。

如圖三所示,去除遮罩層 36之後,接下來另於半導體層 33表面形成一遮罩層 42,用來定義薄膜電晶體 30之輕掺雜汲極的位置。隨後再進行一離子佈植製程,以於遮罩層 42兩側之半導體層 33中形成兩個用來作為輕掺雜汲極的 N-掺雜區 44與 46。然後去除遮罩層 42,並且利用一熱處理來活化植入掺雜區 38、40、44以及 46中的離子,以同時完成源極 /汲極 38、40以及輕掺雜汲極 44、46之製作。

如圖四所示,接下來於半導體層33表面形成一閘極絕緣層48,然後於閘極絕緣層48表面形成一導電材料






#### 五、發明說明 (5)

層,例如金屬層或掺雜多晶矽層,並且利用微影以及蝕刻等製程去除部分導電材料層以形成一閘極50,完成薄膜電晶體30之製作。在本發明之較佳實施例中,輕摻雜汲極44與46份對稱於閘極50並且具有相同的長度,而閘極50的二側壁係對稱堆疊於輕摻雜汲極44與46的上方,並且避開源極/汲極38與40,輕摻雜汲極44與源極/汲極38間之接面,以及輕摻雜汲極46與源極/汲極40間之接面。

請參考圖四下方之能帶示意圖,能帶示意圖中由左 川至右側係分別用來顯示閘極邊緣區域(即圖四上方用虛線圈起的區域)之閘極50、閘極絕緣層48以及半導體層33等結構的能帶分布情形。由能帶示意圖可知,由於鄰近閘極50邊緣之輕摻雜汲極44的缺陷能階(Et)與導帶能階Ec相當接近,因此半導體層33內的價電子並不容易在不預期的情況下由價帶(Ev)躍升至導帶(Ec)而成為自由電子,進而可以避免產生漏電流。

一般而言,薄膜電晶體關閉時,汲極端與基底之間仍有電壓(電場)存在,因此容易產生漏電流。也就是 说,薄膜電晶體之漏電流問題主要係以汲極附近區域較 為敏感,因此在本發明之其他實施例中,只要閘極 50之 一側壁堆疊於鄰近汲極之輕摻雜汲極上方,並且使閘極 邊緣避開汲極與輕摻雜汲極間之接面,以及避開汲極,







#### 五、發明說明 (6)

即可有效降低漏電流。至於閘極的另外一側壁是否需控制堆疊於鄰近源極之輕摻雜汲極上方,並且避開輕摻雜汲極與源極間的接面,則可示電晶體之其他電性參數設計予以彈性調整。

請參考圖五,圖五為一薄膜電晶體之開極寬度與其漏電流之關係曲線圖。假設薄膜電晶體之通道區長度固定為4.5微米,二輕摻雜汲極的長度均固定為1微米,則當閘極寬度為6.5微米時,開極之二側壁係正好落於輕摻雜汲極與輕摻雜汲極外側的源極/汲極間的接面上方。此十,當閘極寬度大於6.5微米時,則閘極之二側壁係堆疊於源極/汲極的上方。當閘極寬度小於6.5微米時,則閘極之二側壁係堆疊於輕摻雜汲極的上方。如圖五所示,當閘極寬度由4微米至7微米遞增時,則漏電流係增加了約3個數量級(例如由10-1提高至10-8)。也就是說,當閘極寬壁由整摻雜汲極的上方逐漸向外移動至源極/汲極的上方時,則漏電流會相對地隨之增加。

請參考表一,表一為一薄膜電晶體之閘極寬度與其電子特性間關係比較表。假設輕摻雜汲極長度與通道區長度均同於上述設定數值,當閘極寬度小於 6.5微米 (即閘極二側壁堆疊於輕摻雜汲極上方)時,則由電子漂移率Ufe欄之數據可以發現一隨著閘極寬度減少之遞減趨勢,也就是說,當閘極二側壁堆疊由輕摻雜汲極與源極/汲極







#### 五、發明說明 (7)

間之接面向通道區移動時,將使得電子漂移率逐漸減少,因此漏電流將隨著電子漂移率的下降逐漸減少,進而可以改善薄膜電晶體之耗電問題。

為了更有效改善薄膜電晶體的漏電流問題,在本發明之最佳實施例中係使開極寬度定義為 A,通道區長度定義為 B,二輕摻雜汲極長度均係定義為 C,且閘極、通道區以及輕摻雜汲極等長度間的關係式應符合  $B+0.2C \le 0.5A \le B+0.8C$ 之關係式,其中輕摻雜汲極長度 C建議可介於 0.3至 3.5微米之間。





#### 五、發明說明 (8)

本發明降低漏電流等目的。

相較於習知之製作薄膜電晶體的方法,本發明係調整閘極之寬度或其與輕摻雜汲極、源極/汲極間之相對位置,以使閘極邊緣避開源極/汲極,以及源極/汲極與輕摻雜汲極間之接面等具有較低缺陷能階的位置。如此一來,半導體層內的價電子便無法在電晶體關閉時輕易的自價帶躍升至導帶,進而可以改善漏電流等問題。

以上所述僅為本發明之較佳實施例,凡依本發明申青專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



#### 圖式簡單說明

## 圖式之簡單說明



圖二至圖四為本發明製作一薄膜電晶體之方法示意圖。

圖五為一薄膜電晶體之閘極寬度與其漏電流之關係曲線圖。

表一為一薄膜電晶體之閘極寬度與其電子特性間關係比較表。

# 圖式之符號說明

- 10 薄膜電晶體 12 基底
- 13 半導體層 14 通道區
  - 16、18 輕掺雜汲極
- 20、22 源極/汲極
- 24 閘極絕緣層 26 閘極
- 30 薄膜電晶體 32 基底
- 33 半導體層 34 通道區
- 36、42 遮罩
- 38、40 源極/汲極
- 44、46 輕掺雜汲極
- 48 閘極絕緣層 50 閘極



#### 六、申請專利範圍

1. 一種薄膜電晶體結構,其包含有:

# 一基底;

- 一半導體層設於該基底上,該半導體層包含有一通道區,二輕掺雜汲極,以及二源極/汲極;以及
- 一閘極設於該基底上,該閘極與該等輕摻雜汲極相對稱,且該閘極之二側壁與其相鄰之各該輕摻雜汲極係相堆疊,該等輕摻雜汲極與該等源極/汲極間之接面(junction)係未與該閘極相堆疊,該等源極/汲極亦未與該閘極相堆疊。
- 一. 如申請專利範圍第1項之薄膜電晶體結構,其中該閘極係設於該半導體層上方。
- 3. 如申請專利範圍第1項之薄膜電晶體結構,其中該閘極係設於該半導體層下方。
- 4. 如申請專利範圍第1項之薄膜電晶體結構,其另包含一絕緣層設於該閘極與該半導體層之間。
- 5. 如申請專利範圍第1項之薄膜電晶體結構,其中該基 底係為一玻璃基板。
- 6. 如申請專利範圍第1項之薄膜電晶體結構,其中該閘極包含有一長度A,該通道區包含有一長度B,該等輕摻



#### 六、申請專利範圍

雜汲極包含有一長度 C, 且其中該等長度之關係式為 B+  $0.2C \le 0.5A \le B+0.8C$ 。

- 7. 如申請專利範圍第1項之薄膜電晶體結構,其中該等輕掺雜汲極具有相同的長度。
- 8. 如申請專利範圍第1項之薄膜電晶體結構,其中該等輕摻殺極之長度約介於0.3至3.5微米 (mm)之間。
- 9. 一種薄膜電晶體結構,其包含有:


#### - 基底;


- 一半導體層設於該基底表面,該半導體層包含有一通道區,二輕掺雜汲極,一源極以及一汲極;
  - 一絕緣層設於該半導體層表面;以及
- 10. 如申請專利範圍第9項之薄膜電晶體結構,其中該閘極之另一側壁係與鄰近該源極之該輕摻雜汲極相堆疊, 且該輕摻雜汲極與該源極間之接面係未與該閘極相堆疊,該源極亦未與該閘極相堆疊。




#### 六、申請專利範圍

- 11. 如申請專利範圍第9項之薄膜電晶體結構,其中該基底係為一玻璃基板。
- 12. 如申請專利範圍第9項之薄膜電晶體結構,其中該閘極包含有一長度 A,該通道區包含有一長度 B,鄰近該汲極之該輕摻雜汲極包含有一長度 C,且其中該等長度之關係式為  $B+0.2C \leq 0.5A \leq B+0.8C$ 。
- 13. 如申請專利範圍第9項之薄膜電晶體結構,其中該等輕掺雜汲極具有相同的長度。
- 14. 如申請專利範圍第9項之薄膜電晶體結構,其中該等輕掺雜汲極之長度約介於0.3至3.5微米之間。
- 15. 如申請專利範圍第9項之薄膜電晶體結構,其中該等輕掺雜汲極係對稱於該閘極。











圖二



圖三



圖四

